2006-11-24 13:11:11 阅读275 评论1 242006/11 Nov24
2006-11-24 12:46:25 阅读110 评论2 242006/11 Nov24
2006-11-23 19:17:04 阅读436 评论0 232006/11 Nov23
HDL相关工具简介
HDL即Hardware Description Language,硬件描述语言,主要用来描术电子电路的结构、行为、功能和接口。采用HDL语言描述电路与传统的利用原理图设计电路有很大的不同,主要特点如下:
采用自顶向下的设计方式
采用语言描述硬件
多种输入方式
存档、交流方便
便于集体协作
便于早期规划
电脑辅助完成部分工作
电路验证更完善
HDL语言有多种,现最流行的是VHDL和Verilog HDL,并且各有其特点。一般认为VHDL语法类似于Ada语言,语法繁锁,关键字较长,学习较困难,对电路的行为描述能力较强,但对开关级电路描述能力不强;Verilog则类似于C语言,语法简洁,入门较易,对底层电路描述能力较强,但行为描述能力较VHDL弱。但VHDL和Verilog的市场占有
2006-11-12 11:02:38 阅读29 评论0 122006/11 Nov12
一.谁在做Garbage Collection?
2006-11-12 10:58:59 阅读124 评论0 122006/11 Nov12